计算机原理
的有关信息介绍如下:问题补充说明:一. 填空题: 1. 计算机系统由()系统和()系统构成。 2. 计算机硬件系统包括()组成。 3. 八位二进制补码表示整数的最小值为(),最大值为())。 4. 在浮点加法运算中,主要的操作步骤是()和()。 5. 在浮点补码加减运算中,当运算结果的尾数不是()和()形式时,需要进行规格化操作。 6. 一个定点数由()和()两部分组成,根据小数点位置不同,定点数有()和()两种表示方法。 7. 采用双符号位的方法进行溢出检测时,若运算结果中两个符号位(不相同),则表明发生了溢出,若结果的符号位为(),表示发生正溢出;若为(),表示发生负溢出。 8. 某一静态RAM芯片,其容量为64K×1位,则其地址线有()条。 9. 采用4K×4位规格的静态RAM存储芯片扩展32KB的存储模块,需要这种规格的芯片()片。 10. cache是一种()存储器,是为了解决CPU和主存之间()而采用的一项重要的硬件技术。 11. 存储器的技术指标有()。 12. 虚拟存储器是建立在( )结构上,用来()解决。 13. 相联存储器是按()访问的存储器,在cache中用来()地址,在虚拟存储器中用来存放()。在这两种应用中,都需要()查找。 _二. 名词解释 1. 存储单元: 2. 存取时间:3. CPU:4. 应用软件: 5. SRAM: 6. 全相联映像: 三. 计算题、设计题 1. 已知x=-0.1100,y=+0.1101,求x-y的补码、x+y的补码,并说明有否溢出。解:x=-0.1100 y=0.1101 [x]补=1.0100 [y]补=0.1101 [-y]补=1.0011 [x+y]补=[x]补+[y]补=1.0100+0.1101=0.0001 未溢出 [x-y]补=[x]补+[-y]补=1.0100+1.0011=0.0111 溢出 2. 将十进制数20.59375转换成IEEE754标准32位浮点数的二进制格式来存储。 (20.59375)10=(10100.10011)2 10100.10011=1.010010011×24 e=4 s=0, E=4+127=131, M=010010011 最后得到32位浮点数的二进制存储格式为: 0100 0001 1010 0100 1100 0000 0000 0000 (41A4C000)16 3. 用512K×16位的flash存储器芯片组成一个2M×32的半导体只读存储器,试问: ①数据寄存器多少位? 4. 某计算机系统的内存储器由cache和主存构成,cache的存取周期为45ns,主存的存取周期为20ns。已知在一段给定的时间内,CPU共访问内存4500次,其中340次访问主存。问: ①cache的命中率是多少? 5. 设有一个1MB容量的存储器,字长为32位,问:①按字节编址:1MB=220×8,地址寄存器为20位,数据寄存器为8位;编址范围为00000H~FFFFFH四. 问答题: 1. 简述存储器芯片中地址译码方法? 2. 什么是多体交叉编址?有什么优缺点? 3. 什么是cache命中率?
计校算机原理
一.填空题:
1.计算机系统由(硬件)系统和(软件)系统构成。
2.计算机硬件系统包括(运算器、存储器、控制器、输入输出设备)组成。
3.八位二进制补码表示整数的最小值为(-128),最大值为(+127)
)。
4.广钢圆额进配热在浮点加法运算中,主要的操作并与造经若居差步骤是(对阶、尾数相加、结果规格化、舍入)和(溢出检查)。
5.在浮点补码加减运算中,当运算结果的尾数不是(00.1x……x)和(11.0x……x)形式时,需要进行规格化操作。
6.一个定点数由(符号造且界位)和(数值位)两突黄季五地代毛部分组成,根据小数点位置不同,定点数有(纯小数)和(纯整数)两种表示方法。
7.采用双360问答符号位的方法进行溢出检测时,若持于转讲审投怕强运算结果中两个符号位(不相同),则表明发生了溢出,若结果的符号位为(01),表示发生正溢出;若为(10),表示发生负溢出。
8.某一静态RAM芯调村滑施放片,其容量为64K×1位,则其地址线有(16)条。
9.采用4K×4位规格的静态RAM存储芯片扩展32KB的存储模块,需要这种规格的芯片(16)片。
10.cache是一种(高威他海令复为速缓冲)存储器,是为了解决CPU和主存之间(速度)而采用的一项重要的硬件技术。
11.存储器的技术指标有(存储容量、存取时间、存取周期、存储器带宽)川冲及里。
12.虚拟存储器是建立在(多层次存储)结构上,用来(主存容量不足)解决。
13.相联存储器是按(内容)访问的存储器,在ca以见che中用来(行地址表展死司入九院语零)地址,在虚拟存储器中用来存放(段表,页表和快表)。在这两让王花玉良种应用中,都需要(快速)查找。
_二.名词解释
1.情植规留威存储单元:若干个存储元组成。
广蒸员必免缺县广2.存取时间:指从启动一次存储器操作到完成该操作所经历的时间。
3.CPU:由运算器和控制器组成。
4.应用软件:完成应用功能的软件,专门为解决某个应用领域中的具体任务而编写。
5.SRAM:静态随机访问存储器;采用双稳态电路存储信息。
6.全相联映像:是一种地址映像方式,处掉盐阿普复广场算需读每个主存块可映像到任何cache块。
三.计算题在丝加喜利马、设计题
1.已知x=-0.1100,y=+0.1101,求x-y的补码、x+y的补码,并说明有否溢出。
解:x=-0.1100y=0.1101
[x]补=1.0100[y]补=0.1101
[-y]补=1.0011
[x+y]补=[x]补+[y]补=1.0100+0.1101=0.0001未溢出
[x-y]补=[x]补+[-y]补=1.0100+1.0011=0.0111溢出
2.将十进制数20.59375转换成IEEE754标准32位浮点数的二进制格式来存储。
(20.59375)10=(10100.10011)2
10100.10011=1.010010011×24
e=4
s=0,E=4+127=131,M=010010011
最后得到32位浮点数的二进制存储格式为:
01000001101001001100000000000000
(41A4C000)16
3.用512K×16位的flash存储器芯片组成一个2M×32的半导体只读存储器,试问:
①数据寄存器多少位?
解:数据寄存器32位
地址寄存器23位
共需要8片FLASH
4.某计算机系统的内存储器由cache和主存构成,cache的存取周期为45ns,主存的存取周期为20ns。已知在一段给定的时间内,CPU共访问内存4500次,其中340次访问主存。问:
①cache的命中率是多少?
解:①cache的命中率:H=Ne/Ne+Nn=4500-340/4500=0.92
②Ta=H·Te+(1-H)Tm=0.92×45+(1-0.92)×200=57.4ns
③e=Tc/Ta×100%=0.78×100%=78%
5.设有一个1MB容量的存储器,字长为32位,问:
①按字节编址:1MB=220×8,地址寄存器为20位,数据寄存器为8位;
编址范围为00000H~FFFFFH
②按半字编址:1MB=220×8=219×16,地址寄存器为19位,数据寄存器;
为16位;编址范围为00000H~7FFFFH
③按字编址:1MB=220×8=218×32,地址寄存器为18位,数据寄存器;
为32位;编址范围为00000H~3FFFFH
四.问答题:
1.简述存储器芯片中地址译码方法?
两种方式:单译码方式—只用一个译码电路,将所有的地址信号转换成字选通信号,每个字选通信号用于选择一个对应的存储单元。
双译码方式—采用两个地址译码器,分别产生行选通信号和列选通信号,行、列选通同时有效的单元被选中。
2.什么是多体交叉编址?有什么优缺点?
主存分成几个独立、同样大小的地址空间,相同容量模块,每个模块地址是连续的,而不是在同一模块上,CPU在一
个存取周期内可同时访问这些模块。这样使整个主存的平均利用率得到提高,加宽了存储器带宽。缺点是不利于扩展。
3.什么是cache命中率?
答:Cache的命中率是指:在一个程序执行期间,设Nc表示cache完成存取的总次数,Nm表示主存完成存取
的总次数,n定义为命中率,则有:
n=Nc/Nc+Nm